信號完整性指南：實時測試、測量與設(shè)計仿真：REAL TIME TEST AND ..
- 所屬分類：
電子通信培..
- 作者：
- 出版社：
- ISBN：9787121105975
- 出版日期：
-
原價：
￥49.00元
現(xiàn)價：￥0.00元
圖書簡介
品牌：圖書詳情 商品基本信息，請以下列介紹為準 商品名稱： 信號完整性指南：實時測試、測量與設(shè)計仿真：REAL TIME TEST AND 作者： 勞迪(GeoffLawday) 市場價： 49元 文軒網(wǎng)價： 39.2元【80折】 ISBN號： 9787121105975 出版社： 電子工業(yè)出版社 商品類型： 圖書
其他參考信息（以實物為準） 裝幀： 開本： 語種： 出版時間：2010-10-01 版次： 頁數(shù)： 印刷時間：2010-12-01 印次： 字數(shù)：
主編推薦 《信號完整性指南:實時測試、測量與設(shè)計仿真》是高速數(shù)字設(shè)計中現(xiàn)代信號完整性測試與測量方面極具實踐價值的指導手冊。此領(lǐng)域的三位頂級專家將指導你對現(xiàn)代邏輯信號檢測和嵌入式系統(tǒng)故障進行系統(tǒng)地診斷、觀察、分析和排除�！缎盘柾暾灾改�:實時測試、測量與設(shè)計仿真》面向電子工程師、信號完整性工程師和片上設(shè)計師，作者用簡單易懂的語言，介紹嵌入式系統(tǒng)從規(guī)格定型到前仿真的整個生命周期，介紹怎樣使用實時測試與測量技術(shù)解決當今不斷增長、難于滿足的互操作性和兼容性要求，并配有詳細的案例分析，使讀者學會如何面對一般設(shè)計上的挑戰(zhàn)。使用真實世界的的測試、測量技術(shù)系統(tǒng)地餌決信號完整性問題。《信號完整性指南:實時測試、測量與設(shè)計仿真》特色：理解當今高速設(shè)計中出現(xiàn)的復雜信號完整性問題；學習利用眼圖、自兼容性測試和信號分析測量，幫助確定和解決信號完整性問題；回顧當今廣泛用于CMOSIO電路中的電氣特性；基于直觀的時域反射（TDR）技術(shù)，進行信號路徑分析；完成更精確的時域信號測量，并避免探針問題和人為影響；使用數(shù)字示波器和邏輯分析儀完成高頻環(huán)境；下的精確測量；仿真數(shù)字電路和暴露SI問題的時域信號在無線應(yīng)用中精確測量抖動和其他射頻參數(shù)。
內(nèi)容簡介 《信號完整性指南:實時測試、測量與設(shè)計仿真》是高速數(shù)字設(shè)計中現(xiàn)代信號完整性測試和測量方面全面、權(quán)威、極具實踐價值的指導手冊。此領(lǐng)域的三位頂級專家將指導你對現(xiàn)代邏輯信號檢測和嵌入式系統(tǒng)故障進行系統(tǒng)地診斷、觀察、分析和排除。作者用簡單易懂的語言，介紹了嵌入式系統(tǒng)從規(guī)格定型到前仿真的整個生命周期，描述了其中的關(guān)鍵技術(shù)和概念�！缎盘柾暾灾改�:實時測試、測量與設(shè)計仿真》介紹了怎樣使用實時測試和測量技術(shù)，解決當今不斷增長、難于滿足的互操作性和兼容性要求，給出詳細、完整的案例分析，使讀者學會如何應(yīng)對一般設(shè)計上的挑戰(zhàn)，包括：不增加任何額外費用確保接口與正時間裕度之間的同步操作；計算總的抖動預(yù)算；在高速串行接口設(shè)計中管理復雜的折中問題。《信號完整性指南:實時測試、測量與設(shè)計仿真》適合作為信號完整性相關(guān)領(lǐng)域的電子工程師和片上系統(tǒng)設(shè)計人員的參考指南，也適合作為信號完整性相關(guān)專業(yè)方向的研究生教材。
作者簡介 GeoffLawday，英國新白金漢大學泰克測量實驗室教授，講授信號完整性工程和高性能總線系統(tǒng)等大學課程。Davidlreland泰克公司歐洲和亞洲區(qū)域設(shè)計及制造市場部經(jīng)理，有超過30年的測試和測量經(jīng)驗，發(fā)表了很多高水平信號完整性論文。GregEdlundIBM全球工程技術(shù)服務(wù)部高級工程師，參與開發(fā)、測試10多個高性能計算平臺。
目錄 第1章引言 1.1生命周期：開發(fā)仿真策略的動機 1.2原型：互連高速數(shù)字信號 1.3預(yù)加重 1.4實時測試和測量的必要性 小結(jié)第2章芯片到芯片的時域特性和仿真 2.1根本原因 2.2CMOS鎖存器 2.3時序故障 2.4建立和保持限制 2.5芯片定時的公共時鐘2.6建立和保持SPICE仿真 2.7定時預(yù)算 2.8共同時鐘IO定時 2.9使用標準負載的共同時鐘10定時2.10共同時鐘結(jié)構(gòu)的限制 2.1110電路內(nèi)部 2.12CMOS接收機 2.13CMOS差分接收機 2.14引腳電容2.15接收機的電流電壓特性 2.16CMOS推挽式驅(qū)動器 2.17輸出阻抗 2.18輸出上升時間和下降時間2.19CMOS電流模驅(qū)動器 2.20IO電路的行為建模 2.21CMOS推挽式驅(qū)動器的行為模型 2.22行為建模的假設(shè)條件2.23IBIS模型介紹 2.24IBIS標題 2.25IBIS引腳列表 2.26IBIS接收機模型 2.27IBIS驅(qū)動器模型2.28行為建模的假設(shè)條件 2.29SPICE模型與IBIS模型的比較 2.3010電路模型的正確性和質(zhì)量 小結(jié) 第3章信號路徑分析3.1傳輸線環(huán)境 3.2阻抗特性、反射與信號完整性 3.3反射系數(shù)、阻抗和TDR的概念 3.4觀察真實世界的電路特性3.5TDR分辨率因子 3.6差分TDR測量 3.7信號完整性應(yīng)用的頻域測量 小結(jié) 第4章DDR2案例研究 4.1從共同的前身演變而來4.2DDR2信號 4.3寫時序 4.4讀時序 4.5對IO的逐漸認識 4.6片外驅(qū)動器 4.7片上終端 4.8上升波形和下降波形4.9互連敏感度分析 4.10導體損耗和介質(zhì)損耗 4.11阻抗容差 4.12引腳到引腳的電容變化 4.13字節(jié)內(nèi)的長度變化4.14DIMM連接器串擾 4.15參考電壓交流噪聲和電阻容差 4.16邊坡降因子 4.17最終讀寫時間預(yù)算 4.18保守源 小結(jié)第5章實時測量：探測 5.1現(xiàn)代示波器探針剖析 5.2探測方法 5.3測量質(zhì)量 5.4定義探針 5.5示波器探針 5.6動態(tài)范圍限制5.7先進的探測技術(shù) 5.8邏輯分析儀探測 小結(jié) 第6章測試和調(diào)試：示波器和邏輯分析儀 6.1信號完整性基礎(chǔ) 6.2信號完整性概念6.3驗證工具：示波器 6.4驗證工具：邏輯分析儀 6.5模擬和數(shù)字測量的結(jié)合 6.6眼圖分析 小結(jié) 第7章用信號源去重構(gòu)實際信號7.1觀測和控制電路行為 7.2激勵和控制 7.3信號生成技術(shù) 7.4任意函數(shù)發(fā)生器 7.5任意波形發(fā)生器 7.6邏輯信號源 小結(jié)第8章信號分析和一致性 8.1標準的框架 8.2用于一致性測量的高性能工具 8.3驗證和一致性測量 8.4理解串行結(jié)構(gòu)8.5物理層一致性測試 8.6測量光信號 8.7一致性測量考慮：分析 8.8測試串行鏈路 8.9探頭和探測 8.10軟件工具8.11發(fā)射機測量示例 8.12阻抗和鏈路測量 8.13接收機測試帶來獨特的挑戰(zhàn) 8.14數(shù)字驗證和一致性 8.15多總線系統(tǒng) 小結(jié)第9章PCIExpress案例研究 9.1高速串行接口 9.2敏感度分析 9.3理想驅(qū)動器和損耗傳輸線 9.4帶有去加重的差分驅(qū)動器9.5卡阻抗容差 9.63D不連續(xù)性 9.7通道階躍響應(yīng) 9.8串擾機理 9.9串擾引起的抖動 9.10通道特性9.11敏感度分析結(jié)果 9.12模型與硬件的關(guān)系 小結(jié) 第10章無線信號 10.1射頻信號 10.2頻率測量10.3實時頻譜分析儀概述 10.4實時頻譜分析儀是怎樣工作的 10.5應(yīng)用實時頻譜分析儀 小結(jié) 術(shù)語表
目錄
品牌：圖書
| 商品基本信息，請以下列介紹為準 | |
| 商品名稱： | 信號完整性指南：實時測試、測量與設(shè)計仿真：REAL TIME TEST AND |
| 作者： | 勞迪(GeoffLawday) |
| 市場價： | 49元 |
| 文軒網(wǎng)價： | 39.2元【80折】 |
| ISBN號： | 9787121105975 |
| 出版社： | 電子工業(yè)出版社 |
| 商品類型： | 圖書 |
| 其他參考信息（以實物為準） | ||
| 裝幀： | 開本： | 語種： |
| 出版時間：2010-10-01 | 版次： | 頁數(shù)： |
| 印刷時間：2010-12-01 | 印次： | 字數(shù)： |
| 主編推薦 | |
| 《信號完整性指南:實時測試、測量與設(shè)計仿真》是高速數(shù)字設(shè)計中現(xiàn)代信號完整性測試與測量方面極具實踐價值的指導手冊。此領(lǐng)域的三位頂級專家將指導你對現(xiàn)代邏輯信號檢測和嵌入式系統(tǒng)故障進行系統(tǒng)地診斷、觀察、分析和排除�！缎盘柾暾灾改�:實時測試、測量與設(shè)計仿真》面向電子工程師、信號完整性工程師和片上設(shè)計師，作者用簡單易懂的語言，介紹嵌入式系統(tǒng)從規(guī)格定型到前仿真的整個生命周期，介紹怎樣使用實時測試與測量技術(shù)解決當今不斷增長、難于滿足的互操作性和兼容性要求，并配有詳細的案例分析，使讀者學會如何面對一般設(shè)計上的挑戰(zhàn)。使用真實世界的的測試、測量技術(shù)系統(tǒng)地餌決信號完整性問題。《信號完整性指南:實時測試、測量與設(shè)計仿真》特色：理解當今高速設(shè)計中出現(xiàn)的復雜信號完整性問題；學習利用眼圖、自兼容性測試和信號分析測量，幫助確定和解決信號完整性問題；回顧當今廣泛用于CMOSIO電路中的電氣特性；基于直觀的時域反射（TDR）技術(shù)，進行信號路徑分析；完成更精確的時域信號測量，并避免探針問題和人為影響；使用數(shù)字示波器和邏輯分析儀完成高頻環(huán)境；下的精確測量；仿真數(shù)字電路和暴露SI問題的時域信號在無線應(yīng)用中精確測量抖動和其他射頻參數(shù)。 |
| 內(nèi)容簡介 | |
| 《信號完整性指南:實時測試、測量與設(shè)計仿真》是高速數(shù)字設(shè)計中現(xiàn)代信號完整性測試和測量方面全面、權(quán)威、極具實踐價值的指導手冊。此領(lǐng)域的三位頂級專家將指導你對現(xiàn)代邏輯信號檢測和嵌入式系統(tǒng)故障進行系統(tǒng)地診斷、觀察、分析和排除。作者用簡單易懂的語言，介紹了嵌入式系統(tǒng)從規(guī)格定型到前仿真的整個生命周期，描述了其中的關(guān)鍵技術(shù)和概念�！缎盘柾暾灾改�:實時測試、測量與設(shè)計仿真》介紹了怎樣使用實時測試和測量技術(shù)，解決當今不斷增長、難于滿足的互操作性和兼容性要求，給出詳細、完整的案例分析，使讀者學會如何應(yīng)對一般設(shè)計上的挑戰(zhàn)，包括：不增加任何額外費用確保接口與正時間裕度之間的同步操作；計算總的抖動預(yù)算；在高速串行接口設(shè)計中管理復雜的折中問題。《信號完整性指南:實時測試、測量與設(shè)計仿真》適合作為信號完整性相關(guān)領(lǐng)域的電子工程師和片上系統(tǒng)設(shè)計人員的參考指南，也適合作為信號完整性相關(guān)專業(yè)方向的研究生教材。 |
| 作者簡介 | |
| GeoffLawday，英國新白金漢大學泰克測量實驗室教授，講授信號完整性工程和高性能總線系統(tǒng)等大學課程。Davidlreland泰克公司歐洲和亞洲區(qū)域設(shè)計及制造市場部經(jīng)理，有超過30年的測試和測量經(jīng)驗，發(fā)表了很多高水平信號完整性論文。GregEdlundIBM全球工程技術(shù)服務(wù)部高級工程師，參與開發(fā)、測試10多個高性能計算平臺。 |
| 目錄 | |
| 第1章引言 1.1生命周期：開發(fā)仿真策略的動機 1.2原型：互連高速數(shù)字信號 1.3預(yù)加重 1.4實時測試和測量的必要性 小結(jié)第2章芯片到芯片的時域特性和仿真 2.1根本原因 2.2CMOS鎖存器 2.3時序故障 2.4建立和保持限制 2.5芯片定時的公共時鐘2.6建立和保持SPICE仿真 2.7定時預(yù)算 2.8共同時鐘IO定時 2.9使用標準負載的共同時鐘10定時2.10共同時鐘結(jié)構(gòu)的限制 2.1110電路內(nèi)部 2.12CMOS接收機 2.13CMOS差分接收機 2.14引腳電容2.15接收機的電流電壓特性 2.16CMOS推挽式驅(qū)動器 2.17輸出阻抗 2.18輸出上升時間和下降時間2.19CMOS電流模驅(qū)動器 2.20IO電路的行為建模 2.21CMOS推挽式驅(qū)動器的行為模型 2.22行為建模的假設(shè)條件2.23IBIS模型介紹 2.24IBIS標題 2.25IBIS引腳列表 2.26IBIS接收機模型 2.27IBIS驅(qū)動器模型2.28行為建模的假設(shè)條件 2.29SPICE模型與IBIS模型的比較 2.3010電路模型的正確性和質(zhì)量 小結(jié) 第3章信號路徑分析3.1傳輸線環(huán)境 3.2阻抗特性、反射與信號完整性 3.3反射系數(shù)、阻抗和TDR的概念 3.4觀察真實世界的電路特性3.5TDR分辨率因子 3.6差分TDR測量 3.7信號完整性應(yīng)用的頻域測量 小結(jié) 第4章DDR2案例研究 4.1從共同的前身演變而來4.2DDR2信號 4.3寫時序 4.4讀時序 4.5對IO的逐漸認識 4.6片外驅(qū)動器 4.7片上終端 4.8上升波形和下降波形4.9互連敏感度分析 4.10導體損耗和介質(zhì)損耗 4.11阻抗容差 4.12引腳到引腳的電容變化 4.13字節(jié)內(nèi)的長度變化4.14DIMM連接器串擾 4.15參考電壓交流噪聲和電阻容差 4.16邊坡降因子 4.17最終讀寫時間預(yù)算 4.18保守源 小結(jié)第5章實時測量：探測 5.1現(xiàn)代示波器探針剖析 5.2探測方法 5.3測量質(zhì)量 5.4定義探針 5.5示波器探針 5.6動態(tài)范圍限制5.7先進的探測技術(shù) 5.8邏輯分析儀探測 小結(jié) 第6章測試和調(diào)試：示波器和邏輯分析儀 6.1信號完整性基礎(chǔ) 6.2信號完整性概念6.3驗證工具：示波器 6.4驗證工具：邏輯分析儀 6.5模擬和數(shù)字測量的結(jié)合 6.6眼圖分析 小結(jié) 第7章用信號源去重構(gòu)實際信號7.1觀測和控制電路行為 7.2激勵和控制 7.3信號生成技術(shù) 7.4任意函數(shù)發(fā)生器 7.5任意波形發(fā)生器 7.6邏輯信號源 小結(jié)第8章信號分析和一致性 8.1標準的框架 8.2用于一致性測量的高性能工具 8.3驗證和一致性測量 8.4理解串行結(jié)構(gòu)8.5物理層一致性測試 8.6測量光信號 8.7一致性測量考慮：分析 8.8測試串行鏈路 8.9探頭和探測 8.10軟件工具8.11發(fā)射機測量示例 8.12阻抗和鏈路測量 8.13接收機測試帶來獨特的挑戰(zhàn) 8.14數(shù)字驗證和一致性 8.15多總線系統(tǒng) 小結(jié)第9章PCIExpress案例研究 9.1高速串行接口 9.2敏感度分析 9.3理想驅(qū)動器和損耗傳輸線 9.4帶有去加重的差分驅(qū)動器9.5卡阻抗容差 9.63D不連續(xù)性 9.7通道階躍響應(yīng) 9.8串擾機理 9.9串擾引起的抖動 9.10通道特性9.11敏感度分析結(jié)果 9.12模型與硬件的關(guān)系 小結(jié) 第10章無線信號 10.1射頻信號 10.2頻率測量10.3實時頻譜分析儀概述 10.4實時頻譜分析儀是怎樣工作的 10.5應(yīng)用實時頻譜分析儀 小結(jié) 術(shù)語表 |
