EDA技術與數(shù)字系統(tǒng)設計
- 所屬分類：
- 作者：
尹常永 主編
- 出版社：
西安電子科技大學出版社
- ISBN：9787560614281
- 出版日期：2004-8-1
-
原價：
￥14.00元
現(xiàn)價：￥10.20元
-
本書信息由合作網(wǎng)站提供，請前往以下網(wǎng)站購買：
圖書簡介
本書介紹了數(shù)字系統(tǒng)的設計、現(xiàn)代電路與系統(tǒng)設計、可編程器件及與可編程器件相對應的開發(fā)軟件ispLEVER、MAX+plus Ⅱ等。同時介紹了常用的硬件描述語言VHDL，并通過設計實例加以論述。
本書內(nèi)容取材新穎，先進實用，敘述簡潔，循序漸進。針對EDA技術的實際特點，本書著重從入門觀、應用觀和發(fā)展觀來闡述，突出體現(xiàn)了易學性、工程性和全局性。
本書既可供高職高專電子類學生使用，也可作為電子類工程技術人員的入門教材。
目錄
第1章 EDA技術概述
1.1 EDA技術的發(fā)展史
1.2 EDA技術的主要內(nèi)容
1.3 EDA技術的發(fā)展趨勢
第2章 常用數(shù)字電路的設計方法
2.1 組合邏輯電路設計的一般方法
2.2 時序邏輯電路的設計
第3章 數(shù)字系統(tǒng)的設計
3.1 數(shù)字系統(tǒng)設計概述
3.2 數(shù)字系統(tǒng)的描述方法
3.3 數(shù)字系統(tǒng)設計實例
第4章 VHDL語言基礎
4.1 VHDL概述
4.2 VHDL的基本結構
4.3 VHDL的數(shù)據(jù)及文字規(guī)則
4.4 VHDL的操作符(Operator)
4.5 VHDL的順序語句(Sequential Statement)
4.6 VHDL的并行語句(Concurrent Statement)
第5章 可編程邏輯器件
5.1 可編程邏輯器件的基本結構及分類
5.2 低密度可編程邏輯器件GAL
5.3 復雜可編程邏輯器件CPLD
5.4 現(xiàn)場可編程門陣列(FPGA)的基本結構
5.5 其他可編程器件
第6章 開發(fā)軟件
6.1 MAX+plus Ⅱ簡介
6.2 MAX+plus Ⅱ的安裝
6.3 MAX+plus Ⅱ的應用
6.4 ispLEVER簡介
6.5 ispLEVER開發(fā)工具的原理圖輸入
6.6 ispLEVER工具中用VHDL和Verilog語言輸入的設計方法
第7章 設計實例
實例1 設計3-8譯碼器
實例2 設計BCD-七段顯示譯碼器
實例3 設計計數(shù)器
實例4 設計模擬74LSl60計數(shù)器
實例5 設計交通燈控制器
實例6 設計乒乓球游戲機
實例7 設計掃描數(shù)碼顯示器
實例8 數(shù)字頻率計的設計
實例9 設計數(shù)字鐘
實例10 正弦信號發(fā)生器
附錄A 縮略語詞匯表
附錄B 常用可編程邏輯器件引腳圖
參考文獻
